存儲層級（SLC / DLC / MLC / TLC / QLC）的矩陣方程模型NAND Flash 存儲層級納入，建立SLC（1 bit/cell）、DLC（2 bits/cell，即 MLC 的一種稱呼）、TLC（3 bits/cell）、QLC（4 bits/cell）? 在閾值電壓分布、Vth 漂移、LDPC 譯碼、PE 壽命、磨損均衡? 等方面的矩陣方程，并說明如何化為節(jié)點(diǎn)/狀態(tài)自由度上的線性方程組。?? 關(guān)于 DLC 的說明：在 NAND 閃存語境中，"DLC" 并非標(biāo)準(zhǔn)術(shù)語，通常業(yè)界使用SLC / MLC（2 bits）/ TLC（3 bits）/ QLC（4 bits）。此處"DLC"疑似為 MLC 的筆誤或是某些廠商對 2-bit cell 的別稱。下文將 DLC 按 2-bit/cell（即 MLC）處理，并在表中明確標(biāo)注。表 S1：NAND 存儲層級的物理模型與矩陣方程總覽1) 閾值電壓分布模型（Vth Distribution）每個(gè) cell 的閾值電壓 Vth? 服從高斯混合分布，bit 數(shù)越高，分布重疊越嚴(yán)重：f(Vth?)=i=0∑2b?1?2π?σi?pi??exp(?2σi2?(Vth??μi?)2?)其中 b = bits per cell（SLC:1, MLC:2, TLC:3, QLC:4），pi? 為第 i 個(gè)電平的概率（通常均勻 pi?=1/2b）