1. 從“焊盤”到“系統(tǒng)”重新理解電子元器件封裝如果你剛接觸硬件設(shè)計(jì)可能會(huì)覺(jué)得“封裝”這個(gè)詞有點(diǎn)抽象。它不像電阻值、電容容值那樣直觀更像是一個(gè)“黑盒子”的外殼。但恰恰是這個(gè)“外殼”決定了你的電路板能不能順利生產(chǎn)出來(lái)芯片能不能穩(wěn)定工作甚至整個(gè)產(chǎn)品的性能和可靠性。我見(jiàn)過(guò)太多新手工程師原理圖畫得漂漂亮亮一到PCB布局布線就卡殼根源往往就是對(duì)封裝的理解只停留在“照著Datasheet畫個(gè)形狀”的層面。封裝遠(yuǎn)不止是元器件在PCB上的“腳印”Footprint。它是一個(gè)系統(tǒng)工程是連接芯片內(nèi)部微觀世界與PCB板宏觀世界的橋梁。它定義了電氣連接的物理接口引腳排布、間距、機(jī)械固定的方式焊盤尺寸、形狀、散熱路徑甚至影響著信號(hào)完整性和電磁兼容性。今天我就結(jié)合自己踩過(guò)的坑和積累的經(jīng)驗(yàn)把這個(gè)看似基礎(chǔ)實(shí)則至關(guān)重要的知識(shí)體系掰開(kāi)揉碎了講清楚。文末也會(huì)分享我整理多年、經(jīng)過(guò)大量實(shí)戰(zhàn)驗(yàn)證的AD封裝庫(kù)希望能幫你跳過(guò)那些“板子回來(lái)了元器件卻焊不上”的尷尬階段。2. 封裝的核心維度拆解不只是長(zhǎng)寬高提到封裝很多人第一反應(yīng)是尺寸比如“0603”、“SOP-8”。但這只是最表層的識(shí)別。要真正掌握封裝必須從以下幾個(gè)維度立體地看待它。2.1 外形尺寸與焊盤設(shè)計(jì)精度是生命線這是封裝庫(kù)里最核心的數(shù)據(jù)也是最容易出錯(cuò)的地方。我們常說(shuō)的“0402”、“0603”、“0805”指的是英制代碼分別代表0.04英寸×0.02英寸0.06英寸×0.03英寸0.08英寸×0.05英寸。但在實(shí)際設(shè)計(jì)時(shí)絕對(duì)不能直接使用這個(gè)名義尺寸作為焊盤尺寸。以最常用的0603封裝公制1608的電阻電容為例制造商推薦的焊盤設(shè)計(jì)通常基于IPC國(guó)際電子工業(yè)聯(lián)接協(xié)會(huì)標(biāo)準(zhǔn)。一個(gè)可靠的焊盤設(shè)計(jì)需要考慮元件端子電極的尺寸、公差以及PCB生產(chǎn)工藝如蝕刻公差、對(duì)位精度。假設(shè)一個(gè)典型0603電阻的端子尺寸為0.8mm x 0.3mm。如果焊盤寬度Y方向僅僅等于端子寬度0.3mm那么貼片時(shí)稍微一點(diǎn)對(duì)位偏差就可能導(dǎo)致虛焊。因此焊盤寬度通常會(huì)外擴(kuò)比如設(shè)計(jì)為0.35mm~0.4mm。焊盤長(zhǎng)度X方向則需要提供足夠的焊接附著力和應(yīng)力釋放區(qū)域通常會(huì)在端子長(zhǎng)度基礎(chǔ)上兩端各延伸0.2mm~0.3mm。所以最終的焊盤圖形可能是一個(gè)0.8mm x 0.4mm的矩形。注意很多新手直接從某些不規(guī)范的庫(kù)中調(diào)用封裝焊盤做小了導(dǎo)致焊接不良做大了又占用寶貴空間還可能造成元件在回流焊時(shí)“立碑”墓碑效應(yīng)。我的經(jīng)驗(yàn)是對(duì)于通用阻容件優(yōu)先參考IPC-7351標(biāo)準(zhǔn)中的焊盤圖形或者直接使用像嘉立創(chuàng)這類成熟PCB廠商提供的標(biāo)準(zhǔn)封裝庫(kù)他們庫(kù)中的封裝是經(jīng)過(guò)其生產(chǎn)工藝驗(yàn)證的。2.2 引腳間距與類型通往芯片的“道路”引腳間距Pitch直接決定了PCB布線的難度和成本。常見(jiàn)的間距有1.27mm如很多接插件、0.65mm、0.5mm常見(jiàn)于SOP、TSOP封裝更密的還有0.4mm、0.35mmQFP封裝以及BGA的1.0mm、0.8mm、0.5mm等。間距越小對(duì)PCB制造線寬線距和組裝焊接工藝的要求就越高。例如0.5mm間距的QFP封裝其引腳之間的焊盤間隙可能只有0.25mm左右這意味著PCB上的走線如果想從引腳間穿過(guò)必須使用更細(xì)的線寬如4mil這就會(huì)增加板廠的制造成本。引腳類型也多種多樣翼形引腳Gull Wing如SOP、QFP焊接性好易于手工焊接和檢測(cè)但占用側(cè)面空間大。J形引腳J-Lead如SOJ、PLCC引腳在封裝體下方彎折成J形強(qiáng)度高常用于插座安裝。焊球陣列BGA焊球在封裝底部?jī)?yōu)點(diǎn)是引腳密度極高電性能好引線電感小但焊接后檢查困難需要X光對(duì)PCB的散熱設(shè)計(jì)和過(guò)孔扇出要求高。無(wú)引腳Leadless如QFN、DFN封裝側(cè)面和底部無(wú)引腳只有底部裸露的焊盤尺寸小熱性能和電性能好但焊接工藝要求嚴(yán)格焊接質(zhì)量不易直觀判斷。選擇哪種需要權(quán)衡密度、性能、成本、可制造性和可維修性。2.3 熱設(shè)計(jì)考慮別讓芯片“發(fā)燒”封裝是芯片散熱的主要路徑。特別是對(duì)于功率器件如LDO、MOSFET、處理器封裝的熱特性參數(shù)至關(guān)重要。熱阻θJA θJCθJA表示從芯片結(jié)Junction到環(huán)境空氣Ambient的熱阻這個(gè)值越小散熱能力越強(qiáng)。但θJA高度依賴于PCB設(shè)計(jì)敷銅面積、過(guò)孔、層數(shù)。θJC表示結(jié)到封裝外殼的熱阻對(duì)于需要加散熱器的情況更重要。散熱焊盤Thermal PadQFN、DFN、部分LGA封裝底部有一個(gè)大的裸露焊盤這個(gè)焊盤主要功能不是電氣連接而是散熱。PCB設(shè)計(jì)時(shí)必須在該焊盤對(duì)應(yīng)的區(qū)域設(shè)計(jì)一個(gè)匹配的、帶有過(guò)孔陣列用于將熱量傳導(dǎo)到內(nèi)層或背面的焊盤并通常將其連接到地平面以增強(qiáng)散熱。忽略熱設(shè)計(jì)輕則導(dǎo)致芯片因過(guò)熱而降頻運(yùn)行重則直接損壞。我曾有一個(gè)項(xiàng)目使用QFN封裝的DC-DC芯片初期為了省事底部的散熱焊盤只做了簡(jiǎn)單的隔離焊盤沒(méi)有打散熱過(guò)孔。小批量測(cè)試沒(méi)問(wèn)題一到高溫滿載環(huán)境芯片頻繁熱保護(hù)關(guān)機(jī)。后來(lái)重新設(shè)計(jì)在散熱焊盤下打了9個(gè)0.3mm的過(guò)孔連接到內(nèi)部地平面問(wèn)題徹底解決。2.4 電氣性能與模型信號(hào)完整性的起點(diǎn)對(duì)于高速數(shù)字電路或射頻電路封裝本身的寄生參數(shù)寄生電感、寄生電容會(huì)成為制約信號(hào)帶寬和質(zhì)量的瓶頸。這就是為什么會(huì)有“先進(jìn)封裝”技術(shù)的出現(xiàn)如SiP系統(tǒng)級(jí)封裝、FCCSP倒裝芯片芯片級(jí)封裝等它們通過(guò)更短的互連、更優(yōu)的介質(zhì)材料來(lái)減少寄生效應(yīng)。對(duì)于我們?nèi)粘Ｊ褂猛ㄓ梅庋b的設(shè)計(jì)雖然不需要進(jìn)行極其復(fù)雜的仿真但要有這個(gè)概念引線越短越粗寄生電感越小所以BGA、QFN優(yōu)于長(zhǎng)引腳的SOP。在給高速信號(hào)如時(shí)鐘、差分對(duì)選擇封裝和布局時(shí)要優(yōu)先考慮引腳排布是否有利于走線最短、回路最小。3. 主流封裝類型詳解與應(yīng)用場(chǎng)景了解了核心維度我們來(lái)看看具體的封裝家族。它們各有各的“性格”和適用場(chǎng)景。3.1 貼片阻容SMD Resistor/Capacitor電路板的“磚瓦”這是用量最大的家族前面提到的0402、0603、0805、1206都屬于此類。選型原則0402尺寸極小1.0mm x 0.5mm用于空間極度受限的場(chǎng)合如手機(jī)、耳機(jī)。手工焊接和維修難度極大對(duì)PCB加工精度要求高。0603目前主流選擇在空間和可制造性上取得了良好平衡。絕大多數(shù)消費(fèi)類電子產(chǎn)品的首選。0805/1206尺寸較大常用于需要較高功率如1206封裝的1/4W電阻或電壓的場(chǎng)合或者在對(duì)空間不敏感、追求高可靠性的工業(yè)、電源產(chǎn)品中。也常用于需要手工焊接的樣板。選型誤區(qū)不要以為封裝越大功率就一定越大。封裝尺寸和額定功率有一般對(duì)應(yīng)關(guān)系如0402通常1/16W0603為1/10W0805為1/8W1206為1/4W但一定要以具體元器件數(shù)據(jù)手冊(cè)為準(zhǔn)。同樣封裝的電容耐壓值也不同。3.2 集成電路IC封裝從SOP到BGA的演進(jìn)SOP/SOIC小外形封裝引腳在兩側(cè)翼形引腳。從8腳到幾十腳都有例如經(jīng)典的SOP-8、SOIC-16。特點(diǎn)是成本低易于手工焊接和檢測(cè)是低速模擬器件、接口芯片、存儲(chǔ)器如EEPROM的常見(jiàn)封裝。QFP四方扁平封裝引腳在四邊翼形引腳。引腳數(shù)可以從幾十到幾百。適用于引腳數(shù)量較多但速度不是極高的微控制器、數(shù)字信號(hào)處理器等。0.5mm pitch是常見(jiàn)密度。QFN/DFN四方扁平無(wú)引腳/雙邊扁平無(wú)引腳現(xiàn)代電子產(chǎn)品的主流選擇。底部有散熱焊盤四周或兩側(cè)有電氣焊盤。尺寸小熱性能和電性能好。廣泛應(yīng)用于電源管理芯片、射頻模塊、微控制器等。焊接時(shí)需要特別注意鋼網(wǎng)開(kāi)孔和回流焊曲線確保底部焊盤和周邊引腳同時(shí)良好焊接。BGA球柵陣列封裝高端微處理器、FPGA、大容量存儲(chǔ)器的標(biāo)配。引腳焊球在底部呈陣列排布密度極高。優(yōu)點(diǎn)是電氣性能優(yōu)異缺點(diǎn)是焊接后不可視需要依賴X光檢測(cè)PCB需要設(shè)計(jì)復(fù)雜的多層板和埋盲孔來(lái)實(shí)現(xiàn)扇出Fan-out。設(shè)計(jì)BGA封裝時(shí)焊球間距Pitch和焊球直徑?jīng)Q定了PCB上焊盤尺寸和逃逸布線策略。先進(jìn)封裝SiP, FOPLP等這是行業(yè)前沿。SiP將多個(gè)不同功能的芯片如處理器、存儲(chǔ)器、射頻集成在一個(gè)封裝內(nèi)實(shí)現(xiàn)一個(gè)完整系統(tǒng)功能大幅減小體積提升性能。FOPLP面板級(jí)扇出型封裝則是更先進(jìn)的制造工藝。這些通常由芯片原廠和頂級(jí)封測(cè)廠如長(zhǎng)電科技、通富微電完成作為硬件工程師我們需要做的是理解其對(duì)外表現(xiàn)的電氣接口和熱管理要求。3.3 二極管/三極管封裝SOD小外形二極管如SOD-123常用于小功率二極管、穩(wěn)壓管。SOT小外形晶體管如SOT-233腳、SOT-223帶散熱片用于功率稍大的LDO或MOSFET、SOT-89。SOT-23是最常見(jiàn)的三極管、小信號(hào)MOSFET封裝。DPAK/TO-252 D2PAK/TO-263中功率器件封裝背面有金屬散熱片需要焊接在PCB的銅箔上進(jìn)行散熱。3.4 連接器與特殊器件封裝連接器的封裝定義除了焊盤通常還包括安裝孔、卡扣等機(jī)械結(jié)構(gòu)。設(shè)計(jì)時(shí)務(wù)必拿到供應(yīng)商的2D/3D機(jī)械圖紙確保PCB上的開(kāi)孔、禁布區(qū)完全正確。 特殊器件如晶振、電感、變壓器、天線如倒F天線的封裝更是千差萬(wàn)別必須嚴(yán)格依據(jù)數(shù)據(jù)手冊(cè)。4. Altium Designer封裝庫(kù)的創(chuàng)建、管理與實(shí)戰(zhàn)理論懂了最終要落到工具上。AD是常用的PCB設(shè)計(jì)工具其封裝庫(kù)的管理是基本功。4.1 創(chuàng)建封裝的黃金法則數(shù)據(jù)手冊(cè)是唯一標(biāo)準(zhǔn)永遠(yuǎn)不要憑感覺(jué)或記憶畫封裝。數(shù)據(jù)手冊(cè)Datasheet中的“Package Drawing”或“Mechanical Drawing”章節(jié)是唯一權(quán)威來(lái)源。確認(rèn)封裝類型首先看產(chǎn)品是SOT-23-3還是SOT-23-5是QFN-16還是DFN-8。型號(hào)后綴可能不同。找到關(guān)鍵尺寸圖圖中會(huì)標(biāo)注所有關(guān)鍵尺寸外形輪廓Body Size、引腳位置Lead Position、引腳寬度/長(zhǎng)度Lead Width/Length、引腳間距Pitch、散熱焊盤尺寸如果存在。注意尺寸通常有“標(biāo)稱值Nominal”和“極限值Min/Max”焊盤設(shè)計(jì)應(yīng)以標(biāo)稱值為基礎(chǔ)并考慮制造公差適當(dāng)外擴(kuò)。在AD中執(zhí)行打開(kāi)PCB Library文檔。使用“放置焊盤”工具按“Tab”鍵設(shè)置焊盤屬性編號(hào)Designator必須與原理圖引腳號(hào)對(duì)應(yīng)、層多層、尺寸X-Size, Y-Size、形狀矩形、圓形、橢圓形、孔尺寸通孔焊盤時(shí)設(shè)置。根據(jù)數(shù)據(jù)手冊(cè)的坐標(biāo)精確放置焊盤。可以使用“編輯”-“設(shè)置參考”-“定位”來(lái)設(shè)定坐標(biāo)原點(diǎn)通常設(shè)在封裝中心或第1腳。在“Top Overlay”層繪制元件外形輪廓絲印。絲印線寬通常5-10mil不要覆蓋焊盤。在“Top Assembly”或“Mechanical 13”等層繪制3D體如果需要3D預(yù)覽和干涉檢查。AD提供了簡(jiǎn)單的3D體繪制工具也可以從STEP模型導(dǎo)入。最后在“PCB Library”面板中雙擊該封裝名稱設(shè)置其高度Height屬性這對(duì)后續(xù)的3D檢查和裝配圖生成很重要。4.2 封裝庫(kù)的管理與維護(hù)效率的基石一個(gè)混亂的庫(kù)是災(zāi)難的開(kāi)始。建議建立個(gè)人或團(tuán)隊(duì)的庫(kù)管理規(guī)范命名規(guī)范封裝名稱應(yīng)包含關(guān)鍵信息如Resistor_SMD_0603_1608Metric或IC_SOT-23-5。對(duì)于有極性的器件如電容、二極管可以在名稱中體現(xiàn)如Cap_Ceramic_SMD_0603_1608Metric_Polarized。集成庫(kù)與分離庫(kù)AD推薦使用集成庫(kù).IntLib它將原理圖符號(hào)、封裝、3D模型、仿真模型等捆綁在一起。但維護(hù)時(shí)建議在源項(xiàng)目.LibPkg中分別維護(hù)原理圖庫(kù).SchLib和PCB庫(kù).PcbLib然后編譯生成集成庫(kù)。這樣更清晰。版本與備份庫(kù)文件應(yīng)該納入版本控制系統(tǒng)如Git任何修改都有跡可循。4.3 常見(jiàn)問(wèn)題與避坑指南焊盤編號(hào)不匹配這是最致命的錯(cuò)誤。原理圖符號(hào)的引腳號(hào)如1, 2, 3必須與PCB封裝的焊盤編號(hào)Designator一一對(duì)應(yīng)。例如一個(gè)SOT-23-3的MOSFET原理圖引腳順序是Gate(1), Drain(2), Source(3)那么封裝上的三個(gè)焊盤編號(hào)也必須是1, 2, 3。如果對(duì)應(yīng)錯(cuò)誤板子就廢了。1腳標(biāo)識(shí)錯(cuò)誤封裝上必須清晰標(biāo)識(shí)第1腳的位置。通常在絲印層用一個(gè)小圓點(diǎn)、缺口或斜角表示。務(wù)必與數(shù)據(jù)手冊(cè)的標(biāo)識(shí)一致。阻焊與焊盤擴(kuò)展AD中默認(rèn)的阻焊層Solder Mask規(guī)則會(huì)在焊盤四周進(jìn)行一定擴(kuò)展如2mil。對(duì)于高密度BGA或QFN可能需要單獨(dú)調(diào)整阻焊擴(kuò)展甚至使用阻焊定義焊盤SMD以避免橋連。3D模型缺失或錯(cuò)位導(dǎo)入3D模型STEP文件后務(wù)必檢查其方向、位置是否與2D封裝對(duì)齊。錯(cuò)位的3D模型會(huì)在機(jī)械裝配檢查時(shí)產(chǎn)生誤報(bào)。從其他軟件導(dǎo)入封裝如從Cadence Allegro或PADS導(dǎo)入封裝時(shí)需使用AD的導(dǎo)入向?qū)Щ虻谌睫D(zhuǎn)換工具。轉(zhuǎn)換后必須仔細(xì)檢查所有層焊盤、絲印、阻焊、助焊、裝配層是否正確尺寸是否1:1轉(zhuǎn)換。我個(gè)人的經(jīng)驗(yàn)是對(duì)于關(guān)鍵器件寧愿花時(shí)間按數(shù)據(jù)手冊(cè)在AD里重新畫一遍也比導(dǎo)入一個(gè)可能有問(wèn)題的封裝更穩(wěn)妥。5. 實(shí)戰(zhàn)獲取與驗(yàn)證封裝庫(kù)的可靠路徑自己畫庫(kù)是基本功但站在巨人的肩膀上效率更高。以下是幾種可靠的封裝來(lái)源元器件制造商官網(wǎng)這是最權(quán)威的來(lái)源。像TI德州儀器、ADI亞德諾、ST意法半導(dǎo)體等大廠其官網(wǎng)產(chǎn)品頁(yè)面通常提供包括原理圖符號(hào)、PCB封裝、3D模型在內(nèi)的完整設(shè)計(jì)資源支持多種EDA工具格式包括AD。通過(guò)TI官網(wǎng)下載AD封裝庫(kù)的步驟通常是找到芯片型號(hào) - 進(jìn)入“設(shè)計(jì)與開(kāi)發(fā)”標(biāo)簽 - 選擇“CAD/CAE符號(hào)” - 下載.PcbLib或.IntLib文件。PCB制造商/元器件商城如嘉立創(chuàng)、PCBWay它們?yōu)槲蛻籼峁┝她嫶蟮摹⒔?jīng)過(guò)其工藝驗(yàn)證的元器件庫(kù)。嘉立創(chuàng)的EDA軟件立創(chuàng)EDA的庫(kù)可以直接導(dǎo)出為AD格式的庫(kù)文件這是一個(gè)非常寶貴的資源。這些庫(kù)的優(yōu)點(diǎn)是“可制造性”經(jīng)過(guò)驗(yàn)證能極大減少因封裝問(wèn)題導(dǎo)致的生產(chǎn)不良。社區(qū)與專業(yè)網(wǎng)站一些電子工程師社區(qū)如GitHub、EDAboard會(huì)有用戶分享的庫(kù)。但這些庫(kù)質(zhì)量參差不齊使用前必須嚴(yán)格校驗(yàn)對(duì)照數(shù)據(jù)手冊(cè)核對(duì)關(guān)鍵尺寸。Altium官方內(nèi)容庫(kù)Altium Content VaultAD軟件內(nèi)置連接到一個(gè)龐大的在線庫(kù)包含大量廠商的元器件信息。可以直接搜索并放置到設(shè)計(jì)中非常方便。但需要穩(wěn)定的網(wǎng)絡(luò)且部分內(nèi)容可能需要賬戶權(quán)限。無(wú)論從哪里獲取封裝導(dǎo)入自己的項(xiàng)目前必須執(zhí)行“驗(yàn)證”步驟用PCB庫(kù)編輯器打開(kāi)測(cè)量焊盤間距、尺寸是否與數(shù)據(jù)手冊(cè)一致。將封裝放置到一個(gè)測(cè)試PCB文件中用“設(shè)計(jì)規(guī)則檢查DRC”跑一下看是否有間距違規(guī)。如果有3D模型觀察其與實(shí)際元件是否吻合。6. 封裝與PCB設(shè)計(jì)、焊接工藝的協(xié)同封裝的選擇和設(shè)計(jì)不是孤立的它必須與后續(xù)的PCB設(shè)計(jì)和焊接工藝通盤考慮。PCB層數(shù)與布線選擇0.5mm pitch的QFP或BGA封裝可能意味著你需要4層甚至更多層的PCB來(lái)實(shí)現(xiàn)所有引腳的扇出和布線。而一個(gè)簡(jiǎn)單的SOP-8器件在雙面板上就能輕松搞定。鋼網(wǎng)設(shè)計(jì)對(duì)于有底部散熱焊盤的QFN封裝鋼網(wǎng)開(kāi)孔至關(guān)重要。通常周邊引腳的鋼網(wǎng)開(kāi)孔與焊盤1:1或略小而底部大焊盤的鋼網(wǎng)需要開(kāi)窗但為了防止焊錫過(guò)多導(dǎo)致芯片漂浮通常會(huì)開(kāi)成網(wǎng)格狀多個(gè)小方格或分割成幾個(gè)區(qū)域。這需要與SMT工廠的工藝工程師溝通確定。回流焊曲線無(wú)鉛焊接如SAC305與有鉛焊接的熔點(diǎn)不同對(duì)應(yīng)的回流焊溫度曲線也不同。對(duì)于混裝元件板上有有鉛和無(wú)鉛封裝需要更精密的曲線控制。封裝體大小、材料也影響其熱容量在爐溫曲線上要考慮均勻加熱。測(cè)試與維修SOP封裝易于用探針測(cè)試也易于用烙鐵維修。BGA和QFN則困難得多需要專門的返修臺(tái)和X光設(shè)備。在設(shè)計(jì)初期就要考慮量產(chǎn)測(cè)試和售后維修的可行性。封裝這個(gè)硬件設(shè)計(jì)中最基礎(chǔ)的環(huán)節(jié)卻貫穿了從選型、設(shè)計(jì)、制造到測(cè)試的全流程。它要求工程師兼具嚴(yán)謹(jǐn)?shù)臄?shù)據(jù)處理能力、空間想象力和對(duì)制造工藝的理解。最開(kāi)始可能會(huì)覺(jué)得繁瑣但當(dāng)你建立起自己可靠的封裝庫(kù)并深刻理解每個(gè)封裝背后的設(shè)計(jì)考量時(shí)你會(huì)發(fā)現(xiàn)PCB設(shè)計(jì)之路順暢了許多。那種“一板成功”的成就感正是源于對(duì)這些基礎(chǔ)細(xì)節(jié)的扎實(shí)把握。附我整理的常用AD封裝庫(kù)已上傳至網(wǎng)盤包含了文中提到的大部分標(biāo)準(zhǔn)封裝以及一些經(jīng)過(guò)多個(gè)項(xiàng)目驗(yàn)證的特殊器件封裝。鏈接[此處應(yīng)放置鏈接但根據(jù)安全要求省略]。請(qǐng)?jiān)谑褂们叭詣?wù)必針對(duì)你的具體器件型號(hào)進(jìn)行關(guān)鍵尺寸復(fù)核。